Архитектура быстродействующей памяти

План лекции:
1. УВЕЛИЧЕНИЕ БЫСТРОДЕЙСТВИЯ ПАМЯТИ
2. ЧЕРЕДОВАНИЕ АДРЕСОВ ПАМЯТИ
3. КЭШ-ПАМЯТЬ
4. ДИСКОВАЯ КЭШ-ПАМЯТЬ
5. УВЕЛИЧЕНИЕ БЫСТРОДЕЙСТВИЯ КЭШ-ПАМЯТИ

1. УВЕЛИЧЕНИЕ БЫСТРОДЕЙСТВИЯ ПАМЯТИ
С увеличением быстродействия устройств обработки быстродействие памяти, которая снабжает устройство обработки командами, операндами и принимает от не-го результаты обработки, стало отрицательно сказываться на производительности системы. Казалось бы, для решения этой проблемы достаточно использовать эле-менты памяти с малым временем выборки, однако нужных элементов либо не суще-ствовало, либо стоимость системы настолько возрастала, что их было невыгодно ис-пользовать. Поэтому понадобились структурные подходы в решении данной про-блемы. К структурным методам относятся (рис. 1):
• пакетная обработка множества доступов к памяти;
• конвейерная обработка множества доступов к памяти;
• использование кэш-памяти.
При выборке команд, исключая переходы и ветвления, команды, как правило, считываются в строгой последовательности из соседних ячеек памяти. Если сделать возможным одновременный доступ к содержимому определенного числа соседних ячеек памяти, то последовательные запросы на доступ к этим соседним ячейкам можно обрабатывать посредством последовательного доступа к фиксаторам (стро-бам) данных, число которых равно числу запросов. Поскольку время доступа к фик-саторам данных гораздо меньше времени доступа к памяти, то среднее время досту-па можно существенно сократить.
Иногда, в зависимости от режима работы, для доступа к памяти не требуется ожидания окончания предыдущего доступа. В подобных случаях можно организо-вать конвейерную обработку доступов. Для этого память разбивают на множество банков и для буферизации последовательно поступающих запросов доступа и по-следовательно выводимых результатов считывания дополняют ее очередью запро-сов доступа и очередью данных.

Скачать полную версию работы

СКАЧАТЬ работу l-informatika/Lekcii-informatika-20.rar